2 sumber terminal dalam perangkat FET ... immidiate memerlukan bantuan

[rfndmw]

Saya telah merancang mixer yang LO adalah makan di sumber.hasil simulasi yang baik, tetapi masalah yang sebenarnya FET adalah perangkat berisi 4 terminal yaitu 2 terminal sumber ... sekarang saya LO berlaku untuk satu sumber terminal dan tanah sebaliknya sumber maka transistor blows up saat saya menerapkan LO .. so I dnt knw wat to do dengan sumber lainnya terminal ... saya cnt perubahan desain sekarang jadi penerapan LO di pintu gerbang menggunakan combiner bukan merupakan pilihan .. any help would be appreciated .. thnx

 

[FvM]

Bagaimana Anda tahu, bahwa perangkat telah "2 sumber terminal"?Anda melihat datasheet?

 

[rfndmw]

mungkin saya seharusnya sudah jelas ya .. saya punya datasheet dan saya juga ada yg siap untuk dimakan dalam microstrip ... perangkat memiliki 4 terminal ... dan mencoba pelarangan terminal sumber yang lain tetapi transistor blows atas pertanyaan saya adalah ... ... am I doing it right wen saya LO berlaku untuk satu tanah dan sumber sumber yang lain jika tidak terminal ... wat yang harus saya lakukan dengan sumber lain di mana terminal .. yang tidak membawa pergi?

 

[biff44]

Cut off hanya satu, sangat dekat dengan paket tubuh, dan Anda siap.Mereka yang terhubung bersama-sama di dalam paket, melalui wirebonds ke chip
dari sumber.

 

[rfndmw]

thnx fr balasan .... tetapi pemotongan lainnya adalah sumber off ... itu benar-benar tidak gng menyebabkan masalah?Tht adalah alasan yang thnk u transistor adalah meniup atas?akan coba besok ... dan lagi thnx fr balasan ..

 

[biff44]

jika kedua sumber rujukan yang terhubung bersama-sama, dan Anda adalah satu dasar, maka Anda juga pelarangan yang lain, dan Anda tidak dapat menggunakan sumber maka Anda LO pelabuhan.

Anda tidak menjelaskan Anda sirkuit, tapi saya dengan asumsi bahwa fet "blows up" ketika beberapa DC bias tegangan yang hadir.Pelarangan oleh sumber, adalah pelanggaran yang absolut maksimum tegangan atau arus diperbolehkan?

 

[rfndmw]

thnx fr balasan .. sebenarnya masalah yang terjadi saat saya menerapkan LO pada sumber bfre ... tht the transistor is fine ..

 

[biff44]

Anda berarti tidak ada bias dc?

 

[rfndmw]

no ... I mean tentunya ada DC bias namun arus ditampilkan adalah murni dari dc bias ...
dan sia-sia saat ini diukur dengan baik ... ... tapi pada penerapan LO di sumber yang transistor blows out I guess ...coz thn tiba-tiba sia-sia saat ini meningkat dengan jumlah besar ... dan semua pada transistor menunjukkan korsleting antara thm ...

 

[rfndmw]

thnx a lot ... u really helped saran.