1,5 sedikit, 2,8 sedikit

[Anand A. Srinivasan]

di pipelined ADC yang 1.5bit per tahap dan setiap tahap etc 2.8bit sering digunakan dan yang sebenarnya saya tahu prosedur dan fungsi dari tahap ....dapat seseorang tel saya alasan di balik penamaan dan yang lainnya namings seperti yang sedang digunakan ....

 

[hr_rezaee]

HI
karena Desember (digital koreksi kesalahan).
Anda harus terlebih dahulu belajar dasar pipa adc.
melihat beberapa tesis.
salam

 

[safwatonline]

i think N = log2 (# of komparator)

 

[sangueda2007]

Hai,

Saat ini saya bekerja di pipa ADC dan sebagai per saya knowlage di sana
ada setiap arsitektur yang berasal dari 2.8Bits/stage melainkan adalah 2,5 Bits / Stage ...
Harap perbaiki saya jika saya salah.
1.5Bits/Stage dan 2.5Bits/Stage menunjukkan bahwa Anda memiliki ruang untuk komparator
offset dan juga untuk nonlinearities lain, yang tidak mempengaruhi linearitas dan keseluruhan
diperlukan bit.
Tapi kita bisa mendapatkan hanya 1 dan 2 jumlah bit yang efektif dari masing-masing dan 1.5bits
2,5 bit / tahap yang addes untuk latency.

Semoga ini bisa membantu Anda, Silahkan berikan tanggapan Anda tentang hal ini.

Terima kasih,
Sangamesh

 

[PaloAlto]

BTW.Apakah benar juga Desember histeresis dari komparator dalam setiap tahap?

 

[rfsystem]

Cerita ist sangat sederhana:

jika jumlah sisa komparator untuk setiap tahap

7

yang efektif adalah jumlah bit

log (7) / log (2) = 2.8bits/residual tahap

tapi khas anda hanya menggunakan 2 bit, sehingga jumlah bilangan bulat yang lebih rendah, dan sisanya ruang kepala untuk keperluan koreksi

Khas ketidaksempurnaan dikoreksi adalah keuntungan dan offset.Perwakilan ketidaksempurnaan khas masukan terkait tingkat komparator.