anwei7208
Joined: November 23, 2006
Posts: 13
|  18 Juli 2009 20:21 soc perjumpaan ilm | | |
|
| Hai, aku pemula. Dan aku benar-benar frustrasi dengan irama perjumpaan panduan pengguna.
Aku sedang melakukan desain dipartisi dalam pendekatan bottom-up. Sub-blok semua ditempatkan dan diarahkan. Sekarang saya harus menempatkan mereka bersama-sama. Petunjuk irama mengatakan:
<<<<Setelah blok pelaksanaan, abstrak harus dikembangkan untuk masing-masing tingkat blok-desain yang akan digunakan dalam pelaksanaan tingkat atas.
Untuk pendekatan bottom-up, membuat tingkat atas blok-floorplan di mana tingkat abstrak akan disebutkan dalam desain tingkat atas. >>>>>
Apa artinya? Bagaimana cara membuat abstrak dan bagaimana saya merujuk kepada mereka dalam level atas desain? Panduan pengguna kebanyakan berbicara tentang pendekatan top-down. My top desain sangat sederhana, tapi aku tidak bisa menempatkan mereka bersama-sama.
Bisa setiap satu membantu saya? Aku benar-benar desparated.
Terima kasih banyak |
|
Shelby
Joined: 04 Jan 2007
Posts: 76
Helped: 10
| Juli 22, 2009 4:00 soc perjumpaan blok | | |
|
| 1) Buat Verilog tingkat atas di mana Anda instanciate dan menghubungkan semua sub-blok
2) Untuk setiap sub-blok anda perlu menciptakan pandangan berikut.
Let - untuk informasi fisik seperti ukuran, lokasi pin, penyumbatan, dll ...
Timing View - Entah ILM atau ETM yang akhirnya berada di dalam. Lib format. Ini untuk waktu pin IO setiap blok
SI view - Entah ECO atau model cdb jika anda melakukan analisis kebisingan dengan Celtic
3) beban di tingkat atas Verilog dan Let / .lib model dan Anda dapat mulai floorplanning di tingkat atas. |
|
