Aturan | Recent posts | topik RSS | Cari | Daftar | Login

Jam generasi dengan JK flip flop

54ls107 beralih frekuensi

jk flip flop jam

Post new topic Reply to topic EDAboard.com Forum Indeks -> Analog Circuit Design -> Jam generasi dengan JK flip flop
Versi arabic Versi Bulgaria Catalan versi Versi Ceko Versi Denmark Versi Jerman Versi Yunani Versi Inggris Versi Spanyol Versi Finlandia Versi Prancis Hindi versi Kroasia versi Versi Indonesia Versi Italia Versi Ibrani Versi Jepang Versi Korea Lithuania versi Latvia versi Versi Belanda Versi Norwegia Versi Polandia Versi Portugis Romanian versi Versi russian Slovak versi Slovenian versi Serbia versi Versi Swedia Versi Tagalog Versi Ukraina Versi Vietnam Cina versi
Author Pesan
robismyname



Joined: 17 Januari 2008
Posts: 148
Helped: 2
Lokasi: Central Florida


Post 28 Mei 2009 18:47 Jam generasi dengan JK flip flop
Saya memanfaatkan 26 MHz TCXO bersama dengan flip flop JK untuk menghasilkan 13MHz jam yang diperlukan untuk IC lain. Pertanyaan saya adalah pada apa pin dari JK Flip Flop saya menghubungkan 26 MHz TCXO? Jam, J atau K?
Kembali ke atas
View user's profile
Google
AdSense





Post 28 Mei 2009 18:47 Iklan




Maaf, tapi Anda harus login untuk melihat lampiran
Kembali ke atas
trekkytekky



Joined: 04 Apr 2009
Posts: 77
Helped: 6
Lokasi: Perth


Post 29 Mei 2009 14:09 Jam generasi dengan JK flip flop
Jika Anda menggunakan IC (SN74/54LS107) kemudian menyambungkan jam osilator ke pin dan dasi J, K dan jelas (CLR) tinggi. output akan beralih di tepi jatuh (bagi dengan 2)
Kembali ke atas
View user's profile
robismyname



Joined: 17 Januari 2008
Posts: 148
Helped: 2
Lokasi: Central Florida


Post 31 Mei 2009 18:18 Re: Jam generasi dengan JK flip flop
trekkytekky wrote:
Jika Anda menggunakan IC (SN74/54LS107) kemudian menyambungkan jam osilator ke pin dan dasi J, K dan jelas (CLR) tinggi. output akan beralih di tepi jatuh (bagi dengan 2)


akan menghubungkan J, K dan jelas (CLR) untuk VCC cukup baik?
Kembali ke atas
View user's profile
trekkytekky



Joined: 04 Apr 2009
Posts: 77
Helped: 6
Lokasi: Perth


Post 31 Mei 2009 18:50 Jam generasi dengan JK flip flop
Menghubungkan ke Vcc akan baik-baik saja, itu akan menarik input tinggi. Hanya menjadi sadar bahwa memiliki minimal 107 jam durasi 47nS rendah dan frekuensi maksimum 30MHz dari datasheet yang anda diposting. Jadi Anda mungkin tcxo untuk berpuasa selama itu tergantung pada siklus tugas dari outputnya. Satu-satunya cara untuk mengetahui dengan pasti adalah untuk mencoba dan melihat. Jika itu berhasil output dari Flip Flop akan menjadi 50% duty cycle, terlepas dari siklus input.
Kembali ke atas
View user's profile
Post new topic Reply to topic EDAboard.com Forum Indeks -> Analog Circuit Design -> Jam generasi dengan JK flip flop
Halaman 1 dari 1 All times are GMT 2 Jam


Penyalahgunaan | | Admin | | Moderator | | Dukung kami | | sitemap
topik RSS