Sinkron dan asinkron desain dalam pertemuan SOC

EDAboard.com Forum Indeks -> ASIC Desain Metodologi & Tools (Digital) -> Synchronous dan asynchronous desain dalam pertemuan SOC

Author

Pesan

vlsitechnology

Joined: 01 Nov 2007
Posts: 262
Helped: 6

06 Nov 2007 19:47 Sinkron dan asinkron desain dalam pertemuan SOC

Apa perbedaan antara desain sinkron dan asinkron

JIKA kita memiliki dua jam di desain sinkron maka akan ada kemungkinan bahwa saya akan condong tidak memenuhi persyaratan desain setelah melakukan optimasi juga kemudian pada waktu itu shd i bagaimana mengoptimalkan desain?
siapa pun bisa menjelaskan padaku?

Kembali ke atas

Google
AdSense
Google Adsense

06 Nov 2007 19:47 Iklan

Kembali ke atas

gliss

Joined: 22 April 2005
Posts: 670
Helped: 61
Lokasi: Boston

06 Nov 2007 20:40 Sinkron dan asinkron desain dalam pertemuan SOC

Sistem synchronous jam didorong oleh jaringan. Asynchronous yang tidak. SOC memiliki alat otomatis untuk waktu analyzis dan optimasi. Anda dapat menjalankan alat-alat ini di berbagai titik dalam aliran. Setelah pohon jam sintesis Anda dapat melakukan optimasi yang suka berpindah-pindah blok di sekitar dan mengubah / menambahkan jam buffer.

Sebagai contoh, jika ada terlalu banyak scew, Anda dapat mengganti dan mengubah rute desain, mengubah skema pohon jam, menggunakan berbagai buffer / etc. Ketika Anda melakukan optimasi ini Anda mungkin akan menggunakan lebih luas dan lebih berkuasa,

Juga, kebanyakan perpustakaan ASIC baik termasuk dua kali dari buffer, satu untuk penggunaan umum dan satu khusus untuk sinyal clock, pastikan Anda menggunakan yang tepat.

Kembali ke atas