Aturan | Posting | RSS topik | Cari | Daftar | Login

Cara yang implimente CDR (jam dan data recovery) sirkuit.

Post new topic Reply to topic EDAboard.com Forum Indeks -> asic metodologi Desain & Tools (Digital) -> Mau ke implimente a CDR (jam dan data recovery) sirkuit.
Arab versi Bulgaria versi Catalan versi Ceko versi Denmark versi Jerman versi Versi Yunani Versi Inggris Versi Spanyol Finlandia versi Versi Perancis Hindi versi Kroasia versi Versi Bahasa Indonesia Italian versi Ibrani versi Jepang versi Korea versi Lithuania versi Latvian versi Versi Belanda Norwegian versi Polish versi Portugis versi Romanian versi Russian versi Slovak versi Slovenian versi Serbia versi Swedia versi Tagalog versi Ukrainian versi Vietnamese versi Cina versi
Penulis Pesan
dd2001



Bergabung: 14 Apr 2002
Posts: 282


Post 18 Jul 2002 0:31 Mau ke implimente yang CDR (jam dan data recovery) sirkuit.

Ada yang tahu topik ini? Aku aready tahu PLL, tetapi bagaimana menerapkan PLL ke?
Kembali ke atas
View user's profile
shell3



Bergabung: 28 Mar 2002
Posts: 36


Post 18 Jul 2002 3:55

Pada dasarnya PLL digunakan untuk diperbaiki jam dari data
arus. Jam adalah aligned dengan pusat data patern,
sehingga data dapat deserialised. Umumnya data acak
untuk memastikan ada transisi minimum per unit waktu untuk menyimpan
PLL yang terkunci.

Jika Anda melakukan pencarian untuk OC12 SONET komponen Anda akan menemukan banyak
doc yang relatif ke CDR.
Kembali ke atas
View user's profile
vsop



Bergabung: 24 Agustus 2001
Posts: 54
Lokasi: timur


Post 19 Jul 2002 20:18

Saya tidak yakin jika ini adalah apa yang Anda inginkan.
Kembali ke atas
View user's profile
vsop



Bergabung: 24 Agustus 2001
Posts: 54
Lokasi: timur


Post 19 Jul 2002 20:21

maaf, kesalahan!
Kembali ke atas
View user's profile
vsop



Bergabung: 24 Agustus 2001
Posts: 54
Lokasi: timur


Post 19 Jul 2002 20:23

dan kode!
Kembali ke atas
View user's profile
Google
AdSense





Post 19 Jul 2002 20:23 Kemarin



Kembali ke atas
dd2001



Bergabung: 14 Apr 2002
Posts: 282


Post 19 Jul 2002 22:12 Thanks kedua pf shell3 dan vsop.

MaluMaluMaluMaluMalu
Kembali ke atas
View user's profile
andy2000a



Bergabung: 18 Jul 2001
Posts: 756
Helped: 7


Post 13 Sep 2002 12:11 penggunaan multi fase jam pilih data

penggunaan multi tahap jam, & pilih "kanan" jam agar sesuai "waktu setup"
biasa membiarkan "clk sampel di tengah" in_data ""
Kembali ke atas
View user's profile
layes2



Bergabung: 03 Desember 2004
Posts: 346
Helped: 5


Post 18 Mei 2005 9:09 Re: Cara implimente a CDR (jam dan data recovery) circui

CDR
youcan menggunakan pll
atau dll
oversample
atau
n * kecepatan clock
Kembali ke atas
View user's profile
kuasa-twq



Bergabung: 10 Jun 2005
Posts: 374
Helped: 3


Post 14 Jun 2005 5:33 Re: Cara implimente a CDR (jam dan data recovery) circui

Anda dapat menggunakan pll (dengan cincin osc untuk VCO) untuk menghasilkan beberapa jam

berbeda dengan tahap (misalnya 0, 45, 90, 135, 180, 225, 270, 315),

kemudian menggunakan beberapa algoritma untuk memilih sesuai tahap jam digunakan.




dd2001 wrote:
Ada yang tahu topik ini? Aku aready tahu PLL, tetapi bagaimana menerapkan PLL ke?
Kembali ke atas
View user's profile
Post new topic Reply to topic EDAboard.com Forum Indeks -> asic metodologi Desain & Tools (Digital) -> Mau ke implimente a CDR (jam dan data recovery) sirkuit.
Halaman 1 dari 1 All times are GMT 2 Jam


Penyalahgunaan | | Admin | | Moderator | | Dukung kami | | sitemap
topik RSS