forum elektronik

Aturan | Recent posts | topik RSS | Search | Register | Login

Synchronous & Asynchronous State Machine Design-VHDL


Post new topic Reply to topic EDAboard.com Forum Indeks -> ASIC Desain Metodologi & Tools (Digital) -> Synchronous & Asynchronous State Machine Design-VHDL
Author Pesan
soc



Joined: 09 Oct 2006
Posts: 27
Helped: 1


Post 05 Nov 2006 13:28

desain mesin negara asynchronous


Halo,
Aku ingin belajar Finite State Machine desain, baik sinkron dan asinkron.

Buku yang harus saya mulai dengan. Saya ingin belajar dari awal.

Terima kasih
Kembali ke atas
Hero



Joined: 06 Mar 2002
Posts: 145
Helped: 2


Post 05 Nov 2006 16:44

mesin negara asinkron


Hai,

Dapatkan beberapa buku yang bagus tentang desain atau logika digital sintesis. Cari Moore dan Mealy ujung mesin negara.
Kembali ke atas
soc



Joined: 09 Oct 2006
Posts: 27
Helped: 1


Post 05 Nov 2006 20:08

desain mesin negara VHDL


Hero wrote:
Hai,

Dapatkan beberapa buku yang bagus tentang desain atau logika digital sintesis. Cari Moore dan Mealy ujung mesin negara.


Yang akan menjadi buku yang bagus untuk belajar dari awal?
Kembali ke atas
haneet



Joined: 07 Nov 2006
Posts: 149
Helped: 15


Post November 16, 2006 8:51

mulai syncronous asyncronous VHDL


i am not sure abt judul buku
itz digital mungkin logika Desain oleh Charles Roth.
Nama penulis dikonfirmasi.
Kembali ke atas
dBUGGER



Joined: 18 April 2005
Posts: 108
Helped: 12
Lokasi: Milky Way


Post 16 November 2006 10:34

VHDL nawabi


Desin mesin negara dapat dipelajari melalui buku desain digital. Namun saya telah melihat bahwa banyak yang tidak komprehensif dan tidak memberikan info mengenai output glitchy dll
Anda dapat merujuk ke dokumen untuk clifforn Cummings iread yang lebih baik untuk desain FSM.

-dBUGGER
Kembali ke atas
Google
AdSense
Google Adsense




Post 16 November 2006 10:34

Iklan




Kembali ke atas
vinodkumar



Joined: 05 Oct 2006
Posts: 240
Helped: 10


Post 16 November 2006 16:05

asynchronous digital mesin negara VHDL


hai
buku yang baik untuk pengkodean VHDL-nawabi di mana ia memberikan contoh kode dengan FSMS.

sejauh menyangkut sintesis ASIC MJSMITH buku ini dibahas FSM useful.he sintesis sebagai topik terpisah.

saya berharap ini akan membantu u.
Kembali ke atas
Versi arabic Versi Bulgaria Catalan versi Versi Ceko Versi Denmark Versi Jerman Versi Yunani Versi Inggris Versi Spanyol Versi Finlandia Versi Prancis Hindi versi Kroasia versi Versi Indonesia Versi Italia Versi Ibrani Versi Jepang Versi Korea Lithuania versi Latvia versi Versi Belanda Versi Norwegia Versi Polandia Versi Portugis Romanian versi Versi russian Slovak versi Slovenian versi Serbia versi Versi Swedia Versi Tagalog Versi Ukraina Versi Vietnam Cina versi
Post new topic Reply to topic EDAboard.com Forum Indeks -> ASIC Desain Metodologi & Tools (Digital) -> Synchronous & Asynchronous State Machine Design-VHDL
Halaman 1 dari 1

subj

text

All times are GMT 1 Jam
Topik yang sama:
Asynchronous mesin negara (2)
Jam ganda feed untuk sinkron mesin negara (5)
Apa bahan untuk sinkron counter, mesin negara Finite? (2)
bagaimana instantiate asynchronous & sinkron reset? (3)
Synchronous vs Asynchronous desain (12)
Synchronous dan Asynchronous Design (10)
Apakah sinkron atau asinkron pilihan desain? (3)
@ ltera: Synchronous vs Asynchronous Circuit Design (2)
Sinkron dan asinkron SOC desain dalam pertemuan (1)
masalah mesin negara VHDL .. (23)


Penyalahgunaan | | Admin | | Moderator | | Dukung kami | | sitemap
topik RSS